Вакансия № 14864321 на должность "Ведущий инженер-конструктор в отдел разработки цифровых схем" в городе (регионе) Зеленоград, Россия от компании "АО Дизайн Центр Союз" на сайте Электронный Центр Занятости Населения
Уважаемый соискатель вакансий, Вы можете перейти на сайт прямого работодателя "АО Дизайн Центр Союз" для ознакомления с информацией о компании (фирме, организации, ИП). Смотрите Веб-сайт "АО Дизайн Центр Союз" - https://www.dcsoyuz.ru/
| Логотип (торговая марка, бренд, эмблема, внешний вид здания или внутренний интерьер офиса): |  |
Организация работает в следующих сферах деятельности: Электроника, приборостроение, бытовая техника, компьютеры и оргтехника; .
Репутация компании "АО Дизайн Центр Союз" в отзывах работников:
Читайте свежие отзывы сотрудников об этой организации.
Оставить мнение об этом работодателе без регистрации бесплатно.
Обязательное требование к опыту работы искомого сотрудника: более 6 лет.
График работы: полный день.
Тип занятости: полная занятость.
Вакансия № 14864321 добавлена в базу данных: Среда, 27 марта 2024 года.
Дата обновления этого объявления: Суббота, 20 апреля 2024 года.
| Рейтинг вакансии: 8,81 из 100 баллов |
Работодатель может предложить примерно следующую оплату труда: от 130000 до 150000 руб. на вакантной должности "Ведущий инженер-конструктор в отдел разработки цифровых схем".
Условия работы:
- Работа в одной из ведущих компании России в области разработки современных аналоговых и аналого-цифровых интегральных схем;
- Оформление и социальные гарантии согласно ТК РФ;
- Подключение к системе ДМС (Дополнительное Медицинское Страхование);
- Компенсация питания;
- Возможность профессионального роста;
- Заработная плата обсуждается индивидуально и зависит от опыта и квалификации соискателя;
- Полугодовые премии;
- График работы: 5 /2 (09:00-18:00, либо 10:00 до 19:00);
- Дружный, работоспособный коллектив;
- Работа в Зеленограде.
В обязанности работника на вакантом месте входит следующее:
- Разработка Verilog-описания цифровых схем;
- Разработка тестового окружения;
- Разработка временных ограничений для проектируемых схем;
- Проведение логического синтеза цифровой схемы;
- Проведение физического синтеза цифровой схемы.
Требования к кандидату:
- Опыт работы - не менее 5-ти лет с успешно законченными проектами;
- Высшее техническое образование;
- Глубокое знание цифровой схемотехники;
- Знание языка описания аппаратуры Verilog/SystemVerilog;
- Глубокое знание маршрута разработки цифровых схем от RTL до GDS;
- Понимание статического временного анализа;
- Опыт работы с продуктами Cadence.
Приветствуется:
- Опыт применения UVM/OVM методологий;
- Опыт внедрения тестовых подсистем (DFT);
- Опыт работы с ПЛИС;
- Опыт применения многоразрядных триггеров (Multibit Flip-Flop);
- Знание языков bash/tcl/python.
Личностные качества:
- Исполнительность
- Аккуратность
- Умение работать в команде
- Аналитический склад ума
- Нацеленность на результат
- Ответственность
- Способность к обучению и передаче опыта.
Разместить Ваше резюме сейчас ...
Написать в компанию ...